CDCU877RHAR

Texas Instruments
595-CDCU877RHAR
CDCU877RHAR

Fab. :

Description :
Commande et distribution d'horloge 1.8v PLL Clock Drive r A 595-CDCU877RHAT A 595-CDCU877RHAT

Modèle de ECAO:
Téléchargez gratuitement le chargeur de bibliothèque pour convertir ce fichier pour votre outil ECAD. En savoir plus sur le modèle ECAD.

Disponibilité

Stock:
Non stocké
Délai usine :
6 Semaines Délai de production estimé en usine.
Minimum : 2500   Multiples : 2500
Prix unitaire:
-,-- €
Ext. Prix:
-,-- €
Tarif est.:
Ce produit est expédié GRATUITEMENT

Prix (EUR)

Qté. Prix unitaire
Ext. Prix
Bobine complète(s) (commandez en multiples de 2500)
5,19 € 12.975,00 €

Autre conditionnement

Fab. Numéro de référence:
Conditionnement:
Reel, Cut Tape, MouseReel
Disponibilité:
En stock
Prix:
10,11 €
Min.:
1

Produit similaire

Texas Instruments CDCU877RHAT
Texas Instruments
Commande et distribution d'horloge 1.8v PLL Clock Drive r A 595-CDCU877RHAR A 595-CDCU877RHAR

Attribut de produit Valeur d'attribut Sélectionner l'attribut
Texas Instruments
Catégorie du produit: Commande et distribution d'horloge
RoHS:  
VQFN-40
CDCU877
- 40 C
+ 85 C
Reel
Marque: Texas Instruments
Pays d’assemblage: Not Available
Pays de diffusion: Not Available
Pays d'origine: MY
Sensibles à l’humidité: Yes
Style de montage: SMD/SMT
Produit: Clock Drivers
Type de produit: Clock Drivers & Distribution
Nombre de pièces de l'usine: 2500
Sous-catégorie: Clock & Timer ICs
Type: Phase-Locked-Loops (PLLs) and Oscillators
Poids de l''unité: 104 mg
Produits trouvés:
Pour consulter des produits similaires, sélectionnez au moins une case.
Sélectionnez au moins une case pour consulter des produits similaires dans cette catégorie.
Attributs sélectionnés: 0

Cette fonctionnalité nécessite l'activation de JavaScript.

TARIC:
8542399000
CNHTS:
8542319000
CAHTS:
8542390000
USHTS:
8542390090
JPHTS:
8542390990
MXHTS:
8542399999
ECCN:
EAR99

Pilote d'horloge de boucle à verrouillage de phase CDCU877

Le pilote d'horloge de boucle de verrouillage de phase CDCU877 de Texas Instruments est un tampon sans délai, à faible gigue et hautes performances. Il distribue une paire d'entrée d'horloge différentielle (CK, /CK) à 10 paires différentielles de sorties d'horloge (Yn, /Yn) et une paire différentielle de sorties d'horloge de rétroaction (FBOUT, /FBOUT). Les sorties d'horloge sont contrôlées par les horloges d'entrée (CK, /CK), les horloges de retour (FBIN, /FBIN), les broches de contrôle LVCMOS (OE, OS) et l'entrée d'alimentation analogique (AVDD). Lorsque OE est basse, les sorties d'horloge, à l'exception de FBOUT, /FBOUT, sont désactivées tandis que la PLL interne maintient sa fréquence verrouillée. OS (sélection de sortie) est une broche de programme qui doit être reliée à GND ou VDD. Lorsque OS est élevée, OE fonctionne comme décrit précédemment. Lorsque OS et OE sont toutes deux basses, OE n'affecte pas Y7, /Y7, car ces derniers fonctionnent librement. Lorsque AVDD est mis à la terre, la PLL est désactivée et contournée à des fins de test.