STMicroelectronics MCU ultra-basse puissance STM32 L5

Les microcontrôleurs ultra-basse puissance STM32 L5 de STMicroelectronics sont conçus pour une application intégrée qui nécessite davantage de sécurité et une faible consommation d'énergie. Ces microcontrôleurs sont basés sur le processeur Arm^® Cortex^®-M33 et sa TrustZone^® pour les dispositifs Armv8-M combinés à la mise en œuvre de la sécurité ST. Les microcontrôleurs STM32 L5 disposent de 512 ko de mémoire flash et 256 ko de SRAM. Avec l'aide d'un nouveau cœur et d'un nouvel Acccelerator™ ST ART, les microcontrôleurs STM32 L5 atteignent un niveau de performance amélioré. Ces microcontrôleurs STM32 L5 offrent un large portefeuille avec 7 boîtiers et prennent en charge une température ambiante allant jusqu'à 125 °C.

Caractéristiques

Ultra-faible puissance avec contrôle de puissance Flex :
- Plage d'alimentation : 1,71 V à 3,6 V
- Plage de température : -40 °C à +85/+125 °C
- Mode d'acquisition par lot (BAM)
- 187 nA en mode VBAT : alimentation pour RTC et registres de sauvegarde 32 x 32 bits
- Mode arrêt 17 nA (5 broches de réveil)
- Mode veille 108 nA (5 broches de réveil)
- Mode veille 222 nA avec RTC
- Arrêt 2 3,16 μA avec RTC
- Mode de fonctionnement 106 μA/MHz (mode LDO)
- Mode de fonctionnement 62 μA/MHz à 3 V (mode convertisseur Buck SMPS)
- Réveil de 5 µs en mode arrêt
- Réinitialisation de baisse de tension (BOR) dans tous les modes sauf l'arrêt
Cœur :
- CPU Arm Cortex-M33 32 bits avec TrustZone et UVF
Accélérateur ART :
- Cache d'instructions de 8 Ko permettant une exécution à l'état 0 d'attente depuis la mémoire Flash et les mémoires externes ; fréquence jusqu'à 110 MHz, MPU, 165 DMIPS et DSP instructions
Mémoires :
- Jusqu'à 512 ko de mémoire Flash et deux bancs en lecture et écriture
- 256 Ko de SRAM, dont 64 Ko avec vérification de parité matérielle
- Interface mémoire externe prenant en charge les mémoires SRAM, PSRAM, NOR, NAND et FRAM
- Interface mémoire OCTO-SPI

Sécurité :
- Arm TrustZone et E/S, mémoires et périphériques sécurisables
- Schéma de cycle de vie flexible avec protection contre la lecture (RDP)
- Racine de confiance grâce à une zone d'entrée unique et de Protection contre les caches (HDP)
- Installation sécurisée du micrologiciel (SFI) grâce à au protocole RSS (Root Secure Services) intégré
- Prise en charge de la mise à niveau sécurisée du micrologiciel avec TF-M
- Accélérateur de matériel HASH
- Protection active contre les altérations et contre les attaques de température, de tension et de fréquence
- Générateur de nombres réellement aléatoires conforme à la norme NIST SP800-90B
- Identificateur unique 96 bits
- OTP 512 octets pour les données utilisateur
Gestion d'horloge :
- Oscillateur à quartz de 4 MHz à 48 MHz
- Oscillateur à quartz 32 kHz pour RTC (LSE)
- RC interne ajustable en usine à 16 MHz (±1 %)
- RC interne à faible puissance 32 kHz (±5 %)
- Oscillateurs internes à plusieurs vitesses de 100 kHz à 48 MHz et auto-ajustés par LSE (précision supérieure à ±0,25%)
- 48 MHz interne avec récupération d'horloge
- 3 PLL pour horloge système, USB, audio et CAN