Zilog / IXYS Contrôleurs de communications série CMOS Z8xC30
Les contrôleurs de communication série (SCC) CMOS Z8xC30 de Zilog / IXYS offrent une faible consommation d’énergie, des performances plus élevées et une immunité supérieure au bruit. Ces SCC comprennent des SCC Z85C30 optimisés pour les MCU de bus non multiplexés, des SCC Z80C30 optimisés pour les MCU de bus multiplexés et des circuits de compteur/minuteur (CTC) Z84C30. Les SCC Z80C30/Z85C30 sont des périphériques de communication de données à double canal et multi-protocole qui s’interfacent facilement avec les CPU. Les autres caractéristiques comprennent une FIFO d’état 10x19 bits et un compteur d’octets 14 bits pour prendre en charge les transferts SDLC haut débit à l’aide de contrôleurs DMA. La flexibilité de programmation des registres internes permet de configurer les SCC pour diverses applications de communication en série.
Caractéristiques
- Z85C30 : optimisé pour les microprocesseurs de bus non multiplexés
- Z80C30 : optimisé pour les microprocesseurs de bus multiplexés
- Broche compatible avec les versions NMOS
- Deux canaux en duplex intégral indépendants de 0 à 4,1 Mbit/s, chacun avec oscillateur à quartz séparé, générateur de débit en bauds (BRG) et boucle numérique à verrouillage de phase (DPLL) pour la récupération d'horloge
- Fonctionnement multi-protocole sous contrôle du programme ; programmable pour l'encodage de données NRZ, NRZI ou FM
- Mode asynchrone avec 5 à 8 bits et 1, 1 ½ ou 2 bits d'arrêt par caractère, facteur d'horloge programmable, détection et génération de rupture ; parité, dépassement et détection d'erreur de tramage
- Mode synchrone avec synchronisation de caractères internes ou externes sur 1 ou 2 caractères synchrones et génération et vérification de CRC avec CRC-16 ou CRC-CCITT préréglé à 1 s ou 0 s
- Mode SDLC/HDLC avec contrôle au niveau de la trame, insertion et suppression automatiques du zéro, gestion des résidus I-Field, génération et détection d'interruptions, génération et vérification CRC et boucle SDLC
- Fonction de reconnaissance d'interruption logicielle (non disponible avec NMOS)
- Modes de boucle de retour locale et d'écho automatique
- Prend en charge la technologie numérique T1 Trunk76
- Prise en charge DMA améliorée (non disponible avec NMOS), FIFO d'état 10 x 19 bits, et compteur d'octets 14 bits
- Vitesses :
- Z85C3O : 8,5 MHz, 10 MHz et 16,384 MHz
- Z80C3O : 8 MHz et 10 MHz
Schéma de principe fonctionnel
Publié le: 2021-11-15
| Mis à jour le: 2025-05-12