Texas Instruments Module d'évaluation (EVM) TSW14J59EVM
Le module d’évaluation (EVM) TSW14J59EVM de Texas Instruments est un générateur de modèles et une carte de capture de données de nouvelle génération utilisés pour évaluer les performances de la famille de dispositifs JESD204C_B actuels de TI de convertisseurs analogique-numérique (CAN) haut débit et de convertisseurs numérique-analogique (CNA). Pour un CAN, en capturant les données échantillonnées sur une interface JESD204C_B lors de l’utilisation d’une horloge à faible gigue et de haute qualité et d’une fréquence d’entrée de haute qualité, le TSW14J59 peut être utilisé pour démontrer les spécifications de performances des fiches techniques. En utilisant le cœur IP JESD201C de Texas Instruments, le TSW14J59EVM peut être configurable dynamiquement pour prendre en charge des vitesses de ligne de 1 Gbit/s à 32 Gbit/s, de 1 à 16 voies. Avec l’interface utilisateur graphique (GUI) pro du convertisseur de données haut débit qui l’accompagne, le TSW14J59EVM est un système complet qui capture et évalue les échantillons de données du module d’évaluation CAN, génère et envoie les modèles de test souhaités aux modules d’évaluation CNA et effectue les deux tâches en même temps que les modules d’évaluation AFE (mode émetteur-récepteur).
Caractéristiques
- Rétrocompatible avec JESD204B (sous-classes : 0, 1, 2)
- Prise en charge de la latence déterministe
- Vitesse des voies série jusqu’à 32 Gbit/s
- 16 canaux émetteurs-récepteurs acheminés
- DDR4 SDRAM de 24 Go (divisé en deux bancs de 3 SDRAM de 4 Go indépendants 256 × 16)
- Contrôleurs DDR4 quart de débit prenant en charge un fonctionnement jusqu’à 1 200 MHz
- 1,536 G d’échantillons 16 bits de mémoire embarquée
- Prend en charge la norme E/S CMOS de 1,8 V pour les signaux FMC + de rechange
- Oscillateur de 200 MHz à usage général
- Dispositif embarqué USB 3.0 USB FX3 de Cyprès pour une interface parallèle vers le FPGA et une interface E/S à usage général vers des fonctions embarquées et FMC+
- Programmateur JTAG SMT2 diligent embarqué pour interface FPGA JTAG pour télécharger le micrologiciel
- Horloge de référence pour les émetteurs-récepteurs disponibles via le port FMC+ ou les SMA
- Pris en charge par le logiciel HSDC PRO de TI
- Micrologiciel FPGA développé avec l’outil de développement Vivado de Xilinx
- Cœur IP JESD RX de TI avec prise en charge de
- Paramètres de cœur JESD reconfigurables USB et JTAG : L, M, K, F, HD, S, etc.
- Les données de configuration ILA sont accessibles via USB et JTAG
- Alignement de voie et remplacement de caractères activés ou désactivés via USB et JTAG
- Cœur IP TX JESD de TI avec prise en charge de
- Paramètres de cœur JESD reconfigurables USB et JTAG : L, M, K, F, HD, S, etc.
- Les données de configuration ILA sont accessibles via USB et JTAG
- Débit de données de l’émetteur-récepteur reconfigurable dynamiquement.
- Plage de fonctionnement sur voie série de 1 à 32 Gbit/s
- Cœur IP JESD RX de TI avec prise en charge de
Schéma fonctionnel
Publié le: 2024-04-08
| Mis à jour le: 2024-04-16