Texas Instruments Processeurs SoC >>> SoC (Système sur puce) TDA4VE-Q1/TDA4AL-Q1/TDA4VL-Q1
Les processeurs SoC >>> SoC (Système sur puce) TDA4VE-Q1/TDA4AL-Q1/TDA4VL-Q1 de Texas Instruments sont basés sur l'architecture évolutive Jacinto™ 7 et ciblé sur les applications intelligentes Vision Camera. Ces dispositifs sont construits sur une connaissance approfondie du marché accumulée au cours d'une décennie de leadership de TI sur le marché des processeurs Vision. Le TDA4AL-Q1 de Texas Instruments fournit un calcul à hautes performances pour les algorithmes d'apprentissage traditionnel et approfondi à des rapports puissance/performance à la pointe de l'industrie avec un haut niveau d'intégration système pour permettre l'évolutivité et des coûts plus faibles pour les applications de caméra de vision avancées. Les cœurs clés comprennent un DSP de nouvelle génération avec cœurs scalaires et vectoriels, un apprentissage approfondi dédié et des accélérateurs d'algorithmes traditionnels, des processeurs Arm et GPU actuels pour l'informatique générale, un sous-système d'imagerie de nouvelle génération (ISP) intégré, un codec vidéo et une île de microcontrôleurs (MCU) isolés. Tous sont protégés par des accélérateurs de matériel de sécurité de qualité automobile.Caractéristiques
- Cœurs de processeur
- Deux points flottants C7x, DSP vectoriel, jusqu'à 1,0 GHz, 160 GFLOPS, 512 GOPS
- Accélérateur de multiplication de matrices (MMA) d'apprentissage en profondeur, jusqu'à 8 TOPS (8 b) à 1,0 GHz
- Accélérateurs de traitement de vision (VPAC) avec processeur de signal d'image (PSI) et accélérateurs d'assistance de vision multiples
- Accélérateurs de traitement de profondeur et de mouvement (DMPAC)
- Double sous-système de microprocesseur Arm® Cortex 64 bits®-A72 jusqu'à 2 GHz
- Cache L2 partagé de 1 Mo par groupe double cœur Cortex-A72
- Cache DCache L1 32 ko et ICache L1 48 ko par cœur Cortex-A72
- Jusqu'à six microcontrôleurs (MCU) ARM Cortex-R5F pouvant atteindre 1,0 GHz
- I-Cache 16 Ko, D-Cache 16 K, L2 TCM 64 K
- Deux MCU Arm Cortex-R5F dans un sous-système MCU isolé
- Quatre (TDA4VE) ou deux (TDA4AL/TDA4VL) microcontrôleurs (MCU) Arm Cortex-R5F en partition de calcul générale
- Processeur graphique IMG BXS-64-4, 256 ko de cache, jusqu'à 800 MHz, 50 GFLOPS, 4 GTexels/s (TDA4VE et TDA4VL)
- Tissu d'interconnexion conçu sur mesure prenant en charge le droit de traitement quasi-maximal
- Sous-système de mémoire
- Jusqu'à 4 Mo de RAM L3 sur puce avec ECC et cohérence
- Protection contre les erreurs ECC
- Cache cohérent partagé
- Prend en charge un moteur DMA interne
- Jusqu'à deux modules d'interface de mémoire externe (EMIF) avec conducteur de masse
- Prend en charge les types de mémoire LPDDR4
- Prend en charge des vitesses jusqu'à 4 266 MT/s
- Deux (TDA4VE) ou un (TDA4AL/TDA4VL) bus de données 32 bits avec ECC en ligne jusqu'à 17 Gbps par EMIF
- Contrôleur de mémoire à usage général (GPMC)
- Une SRAM sur puce (TDA4AL/TDA4VL) ou deux (TDA4VE) 512 ko dans le domaine PRINCIPAL, protégée par ECC
- Jusqu'à 4 Mo de RAM L3 sur puce avec ECC et cohérence
- Sécurité fonctionnelle
- Conforme à la sécurité fonctionnelle ciblée (sur certaines numéros de référence)
- Développé pour les applications de sécurité fonctionnelle
- Documentation disponible pour aider à la conception du système de sécurité fonctionnelle ISO 26262 jusqu'à ASIL-D/SIL-3 ciblé
- Capacité systématique jusqu'à ASIL-D/SIL-3 ciblé
- Intégrité matérielle jusqu'à ASIL-D/SIL-3 ciblée pour le domaine du MCU
- Intégrité matérielle jusqu'à ASIL-B/SIL-2 ciblée pour le domaine principal
- Intégrité matérielle jusqu'à ASIL-D/SIL-3 ciblée pour la partie de microcontrôleur (MCU) étendu (EMCU) du domaine principal
- Certification liée à la sécurité
- ISO 26262 prévu
- Sécurité des dispositifs (sur certains numéros de pièces)
- Démarrage sécurisé avec prise en charge sécurisée de la durée de fonctionnement
- Clé racine programmable par le client, jusqu'à RSA-4K ou ECC-512
- Module de sécurité matérielle intégré
- Accélérateurs de matériel cryptographique – PKA avec ECC, AES, SHA, RNG, DES et 3DES
- Interfaces de série haut débit
- Un contrôleur PCI-Express® (PCIe) Gen3
- Jusqu'à quatre voies par contrôleur
- Fonctionnement Gen1 (2,5 GT/s), Gen2 (5,0 GT/s) et Gen3 (8,0 GT/s) avec auto-négociation
- Un sous-système de dispositif à double rôle (DRD) USB 3.0
- Port SuperSpeed Gen1 amélioré
- Prend en charge la commutation Type-C
- Configurable indépendamment en tant qu'hôte USB, périphérique USB ou DRD USB
- Deux RX CSI2.0 4L plus deux TX CSI2.04L
- Un contrôleur PCI-Express® (PCIe) Gen3
- Interfaces automobiles
- Vingt modules de contrôleur de zone de réseau modulaire (MCAN) avec prise en charge CAN-FD complète
- Sous-système d'affichage
- Un (TDA4AL/TDA4VL) ou deux (TDA4VE) DSI 4L TX (jusqu'à 2,5 K)
- Un eDP 4L (TDA4VE/TDA4VL)
- Un DPI
- Interfaces audio
- Cinq modules de port série audio multicanal (MCASP)
- Accélération vidéo
- TDA4VE : encodage/décodage H.264/H.265 (jusqu'à 480 MP/s)
- TDA4AL : Encodage H.264/H.265 uniquement (jusqu'à 480 MP/s)
- TDA4VL : Encodage/décodage H.264/H.265 (jusqu'à 240 MP/s)
- Ethernet
- Deux interfaces RMII/RGMII
- Interfaces mémoire Flash
- Interface MultiMediaCard intégrée (eMMC™ 5.1)
- Une interface Secure Digital 3.0/Secure Digital Input Output 3.0 (SD3.0/SDIO3.0)
- Deux interfaces flash simultanées configurées comme
- Un OSPI ou HyperBus™ ou QSPI, et
- un QSPI
- Architecture système sur puce (SoC)
- Technologie FinFET 16 nm
- FCBGA (ALZ) 770 broches, 23 mm x 23 mm, pas de 0,8 mm
- CI de gestion de l'alimentation d'accompagnement (PMIC)
- Prise en charge conforme à la sécurité fonctionnelle jusqu'à ASIL-D / SIL-3 ciblé
- Cartographie flexible pour prendre en charge différents cas d'utilisation
Applications
- Système d'aide à la conduite automobile (ADAS)
- Vision industrielle
- Transport industriel
- Aide au stationnement
- Automatisation de la vente au détail
- Surveillance
Vidéos
Schéma fonctionnel
Ressources
Publié le: 2023-02-17
| Mis à jour le: 2025-03-05
