Texas Instruments Synchroniseur de réseau LMK5C22212A

Le synchroniseur de réseau LMK5C22212A Texas Instruments est un nettoyeur de gigue et un synchroniseur réseau hautes performances conçu pour répondre aux exigences strictes des applications de communication sans fil et de d'infrastructure. Le synchroniseur de réseau intègre deux DPLL pour assurer une commutation sans interruption et une atténuation de gigue avec une largeur de bande de boucle programmable et sans filtres de boucle externes, maximisant ainsi la flexibilité et la facilité d'utilisation. Chaque phase DPLL verrouille un APLL apparié à une entrée de référence.

L'APLL1 dispose d'un BVP ultra-haute performance avec la technologie d'ondes acoustiques de masse (BAW) de TI (connue sous le nom de BAW APLL). Il peut générer des horloges de sortie avec une gigue de 40 fs (std)/60 fs (max) de 12 kHz à 20 MHz RMS à 491,52 MHz, indépendamment de la gigue et de la fréquence des entrées de référence XO et DPLL. L'APLL2/DPLL2 offre une option pour un(e) deuxième fréquence et/ou domaine de synchronisation.

La circuiterie de validation de référence surveille les horloges de référence DPLL et effectue une commutation sans interruption entre les entrées lors de la détection d'un événement de basculement. Le mode zéro délai (ZDM) et l'annulation de phase peuvent être activés pour contrôler la relation de phase entre l'entrée et la sortie. Le dispositif est entièrement programmable via SPI ou I2C. L'EEPROM intégrée peut être utilisée pour personnaliser les horloges de démarrage du système. Le dispositif dispose également de profils ROM par défaut en usine en tant qu'options de repli.

Caractéristiques

  • Infrastructure sans fil et horloges Ethernet à base de VCO BAW à gigue ultra-faible
    • Gigue de 40 fs (std)/57 fs (max) RMS à 491,52 MHz
    • Gigue de 50 fs (std)/62 fs (max) RMS à 245,76 MHz
  • Deux boucles à verrouillage de phase numériques hautes performances (DPLL) avec deux boucles à verrouillage de phase analogiques (APLL)
    • Largeur de bande du filtre de boucle DPLL programmable de 1 mHz à 4 kHz
    • Taille du pas d'ajustement de la fréquence DCO : <>
  • Deux entrées DPLL différentielles ou asymétriques
    • Fréquence d'entrée de 1 Hz (1 PPS) à 800 MHz
    • État holdover numérique et commutation sans contact
  • 12 sorties différentielles avec formats HSDS, AC-LVPECL, LVDS et HSCL programmables
    • Jusqu'à 16 sorties de fréquence totales lorsqu'elles sont configurées avec six sorties de fréquence LVCMOS sur OUT0_P/N OUT1_P/N, GPIO1 et GPIO2 et 10 sorties différentielles sur OUT2_P/N à OUT11_P/N
    • Fréquence de sortie de 1 Hz (1PPS) à 1 250 MHz avec oscillation programmable et mode commun
    • Conforme PCIe Gen 1 à 6
  • I2C ou SPI 3 fils/4 fils

Applications

  • Réseaux sans fil 4 G et 5 G
    • Système d'antenne active (AAS), mMIMO
    • Unité de radio à distance (RRU) macro
    • Bande de base CPRI/eCPRI, unités centralisées, distribuées (BBU, CU, DU)
    • Station de base à petites cellules
  • SyncE (G.8262), SONET/SDH (Stratum 3/3E, G.813, GR-1244, GR-253), horloge secondaire PTP IEEE-1588
  • Nettoyage de la gigue, affaiblissement de la dérive et génération d'horloge de référence pour SerDes PAM4 112G/224G
  • Réseaux de transport optique (OTN G.709)
  • Accès de ligne fixe large bande
  • Industrie (test et mesure)

Schéma fonctionnel du système

Schéma de principe - Texas Instruments Synchroniseur de réseau LMK5C22212A
Publié le: 2025-03-19 | Mis à jour le: 2025-03-28