Texas Instruments Processeur SoC Jacinto 8 TOPS Vision AM68x 64 bits
Le processeur SoC AM68x 64 bits Jacinto™ 8 TOPS Vision de Texas Instruments est un processeur évolutif basé sur l'architecture Jacinto 7 évolutive. La série cible des applications de caméras intelligentes de vision et s'appuie sur une connaissance approfondie du marché, acquise à travers une décennie de leadership de TI sur le marché des processeurs de la vision. La famille de l'AM68x dessert un large éventail d'applications informatiques à hautes performances et soucieuses des coûts, dans l'automatisation d'usines, l'automatisation de bâtiments, entre autres marchés.
La série Texas Instruments AM68x offre une technologie informatique hautes performances pour les algorithmes d'apprentissage traditionnels et profonds avec des rapports puissance/performance de pointe avec un haut niveau d'intégration système pour permettre l'évolutivité et réduire les coûts pour les applications avancées de caméras de vision. Les cœurs clés incluent les processeurs Arm® et GPU pour l'informatique générale, un DSP de nouvelle génération avec des cœurs scalaires et vectoriels, un apprentissage en profondeur dédié et des accélérateurs d'algorithmes traditionnels, un sous-système d'imagerie (ISP) de nouvelle génération intégré, un codec vidéo et un îlot MCU isolé. Tous sont protégés par des accélérateurs matériels de sécurité de qualité industrielle.
Caractéristiques
- Cœurs de processeur
- Jusqu’à deux sous-systèmes de microprocesseur ARM Cortex-A72 64 bits jusqu’à 2 GHz
- Cache L2 partagé de 1 Mo par groupe double cœur Cortex-A72
- Cache D L1 32 ko et cache I L1 48 ko par cœur Cortex-A72
- Accélérateur d'apprentissage approfondi
- Jusqu'à 8 000 milliards d'opérations par seconde (TOPS)
- Accélérateurs de traitement de vision (VPAC) avec processeur de signal d'image (PSI) et accélérateurs d'assistance de vision multiples
- MCU ARM Cortex-R5F à double cœur jusqu’à 1,0 GHz, en général, partition de calcul avec FFI
- Cache D L1 16 ko, cache I L1 16 ko et TCM L2 64 ko
- MCU ARM Cortex-R5F à double cœur jusqu’à 1,0 GHz pour prendre en charge la gestion de périphérique
- Cache D L1 32 K, cache I 32 K et TCM L2 64 K avec ECC SECDED sur toutes les mémoires
- Accélérateurs de traitement de vision (VPAC) avec processeur de signal d'image (PSI) et accélérateurs d'assistance de vision multiples
- ISP 480 Mpixel/s
- Prise en charge du format RAW d'entrée jusqu'à 16 bits
- Large portée dynamique (WDR), correction de distorsion d'objectif (LDC), sous-système d'imagerie de vision (VISS) et prise en charge pluri-échelles (MSC)
- Format de couleurs de sortie : 8 bits, 12 bits et YUV 4:2:2, YUV 4:2:0, RVB, HSV/HSL
- Jusqu’à deux sous-systèmes de microprocesseur ARM Cortex-A72 64 bits jusqu’à 2 GHz
- Multimédia
- Le sous-système d'affichage prend en charge
- Jusqu'à 4 afficheurs
- Jusqu'à deux DSI 4L TX (jusqu'à 2,5 K)
- Un eDP 4L
- Une interface parallèle RVB 24 bits DPI
- Interface parallèle RVB 24 bits et OLDI/LVDS (4 voies - 2 x)
- Caractéristiques de sécurité telles que la détection d'arrêt sur image et la vérification des données MISR
- Unité de traitement graphique 3D
- BSX-64-4 IMG, jusqu'à 800 MHz
- 50 GFLOPS, 4 GTexels/s
- 500 MTexels/s D8GFLOPs
- Prend en charge au moins deux couches de composition
- Prend en charge jusqu'à 2 048x1 080 à 60 fps
- Prend en charge les formats ARGB32, RGB565 et YUV
- Compatible avec les graphiques 2D
- OpenGL ES 3,1, Vulkan 1,2
- Le sous-système d'affichage prend en charge
- Deux CSI2.0 4L interface série de caméra (CSI de réception) Plus CSI2.- 4 L d'émission (CSI-Tx) avec DPHY
- Conforme MIPI CSI 1,3 + MIPI-DPHY 1,2
- Prise en charge de 1, 2, 3 ou 4 mode(s) de voie de données jusqu'à 1,5 Gbit/s
- Vérification/correction ECC avec vérification CRC + ECC sur RAM
- Prise en charge de canaux virtuels (jusqu'à 16)
- Capacité à écrire des données de flux directement sur DDR via DMA
- Encodeur/décodeur vidéo
- Prise en charge des profils principaux HEVC (H.265) au niveau 5.1 (niveau supérieur)
- Prise en charge des profils de base/principaux/élevés H.264 au niveau 5.2
- Prise en charge d'une résolution UHD jusqu'à 4K (3 840x2 160)
- Encodage/décodage 4K60 H.264/H.265 (jusqu'à 480 Mp/s)
- Sous-système de mémoire
- Jusqu'à 4 Mo de RAM L3 sur puce avec ECC et cohérence
- Protection contre les erreurs ECC
- Cache cohérent partagé
- Prend en charge un moteur DMA interne
- Jusqu’à deux modules d’interface mémoire externe (EMIF) avec ECC
- Prend en charge les types de mémoire LPDDR4
- Prend en charge des vitesses jusqu'à 4266 MT/s
- Jusqu'à deux bus de données 32 bits avec ECC en ligne jusqu'à 17 Go/s par EMIF
- Contrôleur de mémoire à usage général (GPMC)
- Jusqu'à deux SRAM sur puce de 512 ko dans le domaine MAIN, protégés par ECC
- Jusqu'à 4 Mo de RAM L3 sur puce avec ECC et cohérence
- Sécurité des périphériques
- Démarrage sécurisé avec prise en charge sécurisée de la durée de fonctionnement
- Clé racine programmable par le client, jusqu'à RSA-4K ou ECC-512
- Module de sécurité matérielle intégré
- Accélérateurs de matériel cryptographique – PKA avec ECC, AES, SHA, RNG, DES et 3DES
- Interfaces de série haut débit
- Un contrôleur PCI-Express (PCIe) Gen3
- Jusqu'à quatre voies par contrôleur
- Fonctionnement Gen1 (2,5 GT/s), Gen2 (5,0 GT/s) et Gen3 (8,0 GT/s) avec auto-négociation
- Un sous-système de dispositif à double rôle (DRD) USB 3.0
- Port SuperSpeed Gen1 amélioré
- Prend en charge la commutation Type-C
- Configurable indépendamment en tant qu'hôte USB, périphérique USB ou DRD USB
- Deux RX CSI2.0 4L plus deux TX CSI2.04L
- Deux interfaces RMII/RGMII Ethernet
- Un contrôleur PCI-Express (PCIe) Gen3
- Interfaces mémoire Flash
- Interface MultiMediaCard intégrée (eMMC™ 5.1)
- Une interface Secure Digital 3.0/Secure Digital Input Output 3.0 (SD3.0/SDIO3.0)
- Deux interfaces flash simultanées configurées comme
- Un OSPI ou HyperBus™ ou QSPI, et
- un QSPI
- Technologie / boîtier
- Technologie FinFET 16 nm
- FCBGA (ALZ) 770 broches, 23 mm x 23 mm, pas de 0,8 mm
Applications
- Caméras et ordinateurs de vision industrielle
- Paniers d’achat intelligents
- Automatisation de la vente au détail
- Agriculture intelligente
- Vidéo-surveillance
- Surveillance du trafic
- Robots mobiles autonomes (AMR)
- Drones
- Transport industriel
- Interfaces homme-machine industrielles (IHM)
- PC industriels
- Ordinateurs à carte unique
- Surveillance des patients et dispositifs médicaux
Schéma fonctionnel
Publié le: 2023-03-17
| Mis à jour le: 2024-01-29