Texas Instruments Microprocesseurs simple cœur Arm® Cortex ®-A53 AM64x

Les microcontrôleurs (MCU) simple cœur Arm®Cortex®-A53 AM64x -A53 de Texas Instruments sont conçus pour des applications industrielles. Ces applications comprennent les contrôleurs logiques programmables (PLC) et les commandes de moteurs qui nécessitent une combinaison unique de communications et de traitement en temps réel avec le traitement des applications. L'AM64x combine deux instances du PRU-ICSSG gigabit compatible TSN du composant avec jusqu'à deux cœurs Arm Cortex-A53, jusqu'à quatre MCU Cortex-R5F et un MCU Cortex-M4F.

L'AM64x est conçu pour offrir des performances en temps réel via des R5F à haute performance, un partitionnement SRAM configurable, des bancs de mémoire étroitement couplés et des chemins dédiés à faible latence vers et depuis des périphériques pour un mouvement de données rapide vers et depuis le SoC. Cette architecture déterministe permet à l'AM64x de gérer les boucles de contrôle étroites dans les servomoteurs. Dans le même temps, les périphériques tels que FSI, GPMC, PWM, filtres de décimation sigma-delta et interfaces d'encodeur absolu aident à activer plusieurs architectures différentes dans ces systèmes.

Le cortex-A53s fournit les puissants éléments informatiques nécessaires pour les applications Linux. Linux et Linux en temps réel (RT) sont fournis via le processeur SDK Linux de TI, qui reste mis à jour chaque année pour la prise en charge à long terme la plus récente du noyau Linux (LTS), du chargeur d'amorçage et du système de fichiers Yocto. AM64x aide à relier le monde Linux au monde en temps réel en permettant l'isolation entre les applications Linux et les flux en temps réel via un partitionnement de mémoire configurable. Le Cortex-A53s peut être affecté pour fonctionner strictement hors DDR pour Linux, et la SRAM interne peut être divisée en différentes tailles pour que le Cortex-R5Fs puisse être utilisé ensemble ou indépendamment.

L'AM64x de Texas Instruments fournit une capacité de communication industrielle flexible, notamment des piles de protocole complètes pour le sous-dispositif EtherCAT, un adaptateur EtherNet/IP, un dispositif PROFINET et un maître IO-Link. Le PRU-ICSSG fournit en outre la capacité pour les protocoles gigabit et TSN. De plus, le PRU-ICSSG permet également des interfaces supplémentaires dans le SoC, notamment des interfaces d'encodeur absolu et des filtres de décimation sigma-delta.

Les caractéristiques de sécurité fonctionnelle peuvent être activées via le Cortex-M4F intégré et les périphériques dédiés, qui peuvent tous être isolés du reste du SoC. L'AM64x prend également en charge un démarrage sécurisé.

Caractéristiques

  • Cœurs de processeur
    • 1 double sous-système de microprocesseur Cortex-A53 64 bits jusqu'à 1 GHz
    • Jusqu'à 2 sous-systèmes MCU Arm Cortex-R5F à double cœur jusqu'à 800MHz, intégrés pour le traitement en temps réel
    • 1 MCU Arm Cortex-M4F simple cœur jusqu'à 400 MHz
  • Sous-système industriel
    • 2 sous-systèmes de communication industriels gigabit (PRU_ICSSG)
      • Prend en charge Profinet IRT, Profinet RT, EtherNet/IP, EtherCAT, le réseau sensible au temps (TSN), etc.
      • Rétrocompatibilité avec 10/100 Mo PRU_ICSS
      • Chaque PRU_ICSSG contient les éléments suivants :
        • 2 port Ethernet
        • 6 cœurs RISC PRU par PRU_ICSSG, chaque cœur ayant :
        • Trois RAM de données avec ECC
        • Huit bancs de mémoire de pavé numérique de registre de 30 × 32 bits
        • Contrôleur d'interruption et gestionnaire de tâche
        • Deux périphériques Ethernet industriels (IEPs) 64 bits pour l'horodatage et d'autres fonctions de synchronisation temporelle
        • 18 filtres Sigma-Delta
        • 6 interfaces d'encodeur de position multi-protocoles
        • Un module de capture améliorée (ECAP)
        • UART compatible 16550 avec une horloge 192 MHz dédiée pour prendre en charge PROFIBUS 12 Mbit/s
  • Sous-système de mémoire
    • Jusqu'à 2 Mo sur puce RAM sur puce (OCSRAM) avec conducteur de masse SECDED
    • Sous-système DDR (DDRSS)
    • 1 contrôleur de mémoire à usage général (GPMC)
  • Services de système sur puce (SoC)
    • Contrôleur de sécurité de gestion de périphérique (DMSC_L)
    • Sous-système de mouvement de données (DMSS)
  • Sécurité
    • Démarrage sécurisé pris en charge
    • Accélération cryptographique prise en charge
    • Sécurité du débogage
    • Environnement d'exécution de confiance (TEE) pris en charge
    • Sécuriser la prise en charge de stockage
    • Cryptage à la volée prise en charge pour l'interface OSPI en mode XIP
    • Prise en charge de la sécurité réseau pour le cryptage/authentification des données (charge utile) via un moteur cryptographique matériel basé sur des paquets
    • Coprocesseur de sécurité (DMSC-L) pour la gestion des clés et de la sécurité, avec un niveau de dispositif dédié, d'interconnexion pour la sécurité
  • Interfaces à haut débit
    • 1 commutateur Ethernet intégré (CPSW3G) prenant en charge
      • Jusqu'à 2 ports Ethernet
      • RMII (10/100)
      • RGMII (10/100/1000)
      • IEEE 1588 (2008 Annexe D, Annexe E, Annexe F) avec 802.1AS PTP
      • Clause 45 Gestion des MDIO PHY
      • Ethernet économe en énergie (802.3 az)
    • 1 contrôleur PCI-Express Gen2 (PCI-E)
    • 1 sous-système (USBSS) de dispositif à double rôle (DRD) USB 3.1
  • Connectivité générale
    • 6 accès de circuits inter-intégrés (I2C)
    • 9 modules UART (réception/transmission asynchrone universelle) configurables
    • 1 sous-système flash (FSS) qui peut être configuré comme une interface Flash SPI octale (OSPI) ou un quadruple SPI (QSPI)
    • Convertisseurs analogique-numérique (CAN) à 1 x 12 bits
    • 7 contrôleurs d'interfaces périphériques série multicanaux (MCSPI)
    • 6 cœurs de récepteur d'Interface série rapide (FSI_RX)
    • 2 cœurs d'émetteur d'Interface série rapide (FSI_TX)
    • 3 modules à usage général E/S (broches GPIO)
  • Interfaces de commande
    • 9 modules de modulateur de largeur d'impulsion améliorée (EPWM)
    • 3 modules de capture améliorée (ECAP)
    • 3 Modules d’impulsions d’encodeur de quadrature amélioré (EQEP)
    • 2 modules de contrôleur de zone de réseau modulaire (MCAN) avec ou sans prise en charge CAN-FD complète
  • Média et stockage de données
    • 2 interfaces (MMC / SD / SDIO) numériques sécurisées / de carte multimédia
  • Gestion de l'alimentation
    • Séquence d'alimentation simplifiée
    • SDIO LDO intégré pour gérer la transition automatique de la tension pour l'interface SD
    • Superviseur de tension intégré pour la surveillance de la sécurité des conditions de surtension
    • Détecteur de pannes d'alimentation intégré pour détecter les transitoires d'alimentation rapide
  • Sécurité fonctionnelle
    • Conforme à la sécurité fonctionnelle ciblée
      • Le dispositif développé pour les applications de sécurité fonctionnelle
      • La documentation sera disponible pour aider à la conception du système de sécurité fonctionnelle CEI 61508
      • Capacité systématique jusqu'à SIL 3
      • Intégrité matérielle jusqu'à SIL 2 ciblé
      • Certification liée à la sécurité
      • Conducteur de masse ou parité sur les mémoires critiques de calcul
      • Conducteur de masse et parité sur une sélection d'interconnexion de bus interne
      • Auto-test (BIST) intégré pour UCT / CPU et RAM sur puce
      • Module de signalisation d'erreur (ESM) avec broche d'erreur
      • Diagnostics de sécurité d'exécution, surveillance de la tension, de la température et de l'horloge, minuteurs watchdog à fenêtre, moteur CRC pour les vérifications d'intégrité de la mémoire
      • Mémoire de domaine MCU dédiée, interfaces et cœur M4F capables d'être isolés du SoC plus large avec des caractéristiques de protection contre les interférences (FFI)
        • Interconnexion séparée
        • Pare-feu et joints de temporisation
        • PLL dédié
        • Alimentation E/S dédiée
        • Réinitialisation séparée
  • Architecture SoC
    • Prend en charge le démarrage principal à partir des interfaces UART, I2C, OSPI / QSPI Flash, SPI Flash, NOR Flash parallèle, NAND Flash parallèle, SD, eMMC, USB, PCIe et Ethernet
    • Technologie FinFET 16 nm
    • Boîtier BGA 441 broches 17,2 mm × 17,2 mm, pas de 0,8 mm

Applications

  • Contrôleur logique programmable (PLC)
  • Commandes de moteurs
  • E/S à distance
  • Robots industriels
  • Passerelle de surveillance des conditions

Schéma fonctionnel

Schéma de principe - Texas Instruments Microprocesseurs simple cœur Arm® Cortex ®-A53 AM64x
Publié le: 2022-12-13 | Mis à jour le: 2024-08-10