Microchip Technology Synchroniseur de système ZL30671LFG7
Le synchroniseur de système ZL30671LFG7 de Microchip Technology fournit une synchronisation d'horloge de paquet synchrone Ethernet (SyncE) à 1, 2 ou 3 canaux. Ce composant est optimisé pour les équipements de transport et d'infrastructure sans fil 5G à l'aide de la technologie de synchronisation miTimePLL. Le module intègre toutes les caractéristiques requises par une BVP de carte de synchronisation et une BVP de carte de ligne. Une haute intégration et un ultra-faible vacillement rendent ce synchroniseur idéal pour une utilisation dans les systèmes basés sur châssis avec des cartes de synchronisation actives et redondantes. Le module est adapté aux applications monocarte où un dispositif de synchronisation doit avoir des caractéristiques à la fois d'une carte de synchronisation et d'une BVP de carte de ligne. Le synchroniseur de système ZL30671LFG7 de Microchip Technology est disponible en boîtier LGA-80 avec une plage de température de fonctionnement de -40 °C à +85 °C.
Caractéristiques
- Un, deux ou trois canaux DPLL
- Conformité de synchronisation avec ITU-T 8262, G.813, G.812, G.8273.2 ; Telcordia GR-1244, GR-253
- Bande passante programmable, 1 MHz à 470 Hz
- Débrayage ou holdover à la perte de toutes les entrées
- Commutation de référence sans à-coups
- Moyenne de holdover à haute résolution
- Ajustement de phase par DPLL, résolution 1 ps
- Plage de suivi programmable, limitation de pente de phase, limitation de changement de fréquence et autres caractéristiques avancées
- Oscillateur local
- Fonctionne à partir d'un seul TCXO ou OCXO : 23,75 MHz à 25 MHz, 47,5 MHz à 50 MHz, 114,285 MHz à 125 MHz
- Les applications à très faible gigue peuvent connecter un TCXO ou un OCXO comme référence de stabilité et un XO à faible gigue comme référence de gigue
- Génération de fréquence d'horloge de sortie
- Toute fréquence de sortie de <0,5 Hz à 1 045 MHz (180 MHz max pour Synth0)
- Conversion de fréquence fractionnaire à haute résolution avec erreur de 0 ppm
- Les synthétiseurs 1 et 2 disposent d'un diviseur entier et fractionnaire pour créer un total de 5 familles de fréquence
- La gigue de sortie dees synth. 1 et 2 est <0,3 ps RMS
- La gigue de sortie des diviseurs fractionnaires est généralement < 1 ps RMS, de nombreuses fréquences <0,5 ps RMS
- Chaque paire HPOUTP/N peut être LVDS, LVPECL, HCSL, 2xCMOS, HSTL ou différentielle programmable.
- En mode 2xCMOS, les broches P et N peuvent être à des fréquences différentes (exemple : 125 MHz et 25 MHz)
- Quatre bancs de sortie, chacun avec une broche VDDO ; tensions de sortie CMOS de 1,5 V à 3,3 V
- Ajustement de phase par synthétiseur, résolution 1 ps
- Rapport cyclique programmable par sortie
- Circuit d'alignement de sortie précis et réglage de phase par sortie
- Activation/désactivation par sortie et démarrage/arrêt sans perturbation (arrêt haut ou bas)
- Horloges d'entrée
- Accepte jusqu'à 10 entrées différentielles ou CMOS
- Toute fréquence d'entrée de 5 Hz à 900 MHz
- Surveillance de l'activité et de la fréquence par entrée
- Commutation de référence automatique ou manuelle
- Commutation réversible ou non réversible
- Toute entrée peut être une entrée SYNCH 1 PPS pour le verrouillage de la fréquence/phase/temps REF+SYNC
- Mesure de phase entrée-entrée, résolution 1 ps
- Mesure de phase entrée-DPLL, résolution 1 ps
- Réglage de phase par entrée, résolution 1 ps
- Caractéristiques générales
- Auto-configuration automatique à la mise sous tension à partir de la mémoire Flash interne
- Alignement entrée-sortie <200 ps (rétroaction ext)
- Verrouillage rapide de REF+SYNC pour la fréquence et l'alignement de phase 1 PPS avec un oscillateur à faible coût
- Compensation interne (1 ppt) pour erreur de fréquence d'oscillateur local dans les DPLL et les moniteurs d'entrée
- Comportement de l'oscillateur contrôlé numériquement dans chaque DPLL et chaque diviseur de sortie fractionnaire
- La conception facile à configurer ne nécessite aucun composant externe de filtre VCXO ou de boucle
- 7 broches GPIO avec de nombreux comportements possibles
- Interface de processeur SPI ou I2C
- Tensions VDD cœur 1,8 V et 3,3 V
- Puissance : 3 W pour 2 entrées, 1 synth, 6 LVDS sortie
- Plage de température de fonctionnement de -40 °C à +85 ºC
- Boîtier LGA-80 11 mm x 11 mm
- Sans plomb
Applications
- CI de synchronisation de système central pour SyncE, SyncE+1588, SONET/SDH, OTN, station de base sans fil et autres systèmes de classe opérateur
- 8262/813 CEE/SEC, Stratum Telcordia 2-4
Schéma fonctionnel
Exemple d'application
Produits associés
Microchip Technology Synchroniseurs ZL3079x, ZL3069x, ZL3066x
Solutions de synchronisation robustes et éprouvées sur le terrain pour les applications 5G de nouvelle génération.
Publié le: 2022-05-16
| Mis à jour le: 2023-03-16