Diodes Incorporated Commutateur de paquet PI7C9X3G1224GP PCIe® 3.0
Le commutateur de paquet PCIe® 3,0 PI7C9X3G1224GP de Diodes Incorporated est un composant à 12 ports et 24 lignes idéal pour l’informatique, le stockage de données et l’infrastructure de communication de pointe. Le PI7C9X3G1224GP peut également être incorporé dans des adaptateurs de bus hôte (HBA), des contrôleurs industriels et des routeurs réseau. Le commutateur offre une faible latence de transfert de paquets de <150 ns (standard)="" et="" prend="" en="" charge="" 24 lignes="" de="" sérialiseur/désérialiseur="" gen3="" (serdes)="" dans="" des="" configurations="" flexibles="" de="" 3="" à="" 12 ports.="" l’architecture="" permet="" des="" configurations="" de="" ports="" flexibles="" en="" allouant="" des="" largeurs="" de="" voie="" variables="" à="" chaque="" port.="" pour="" les="" utilisations="" de="" sortance,="" un="" port="" peut="" être="" configuré="" en="" amont="" et="" connecté="" à="" plusieurs="" ports="" en="" aval.="" le="" commutateur="" de="" paquet="" pcie="" 3.0="" pi7c9x3g1224gp="" de="" diodes="" incorporated="" est="" délivré="" dans="" un="" boîtier="" bga="" à="" puce="" retournée="" 324 broches.="">
Caractéristiques
- Le tampon d’horloge PCIe 3.0 intégré offre une flexibilité de conception et une réduction des coûts globaux
- Faible latence de transfert de paquets pour de hautes performances pour la transmission de données
- Prend en charge les applications multi-hôtes
- Haute fiabilité : signalement avancé des erreurs, mécanisme de gestion des erreurs, protection des données de bout en bout, branchement à chaud et suppression des surprises
- Les outils logiciels de diagnostic aident au débogage et au développement de projets
Applications
- IA / apprentissage approfondi
- NAS/stockage
- Serveurs de centres de données
- Systèmes intégrés
- Cartes HBA/combo
- Systèmes de basculement
- Surveillance/sécurité
- Commutateurs de mise en réseau
- Communication filaire/5G
- Imprimantes/périphériques
Caractéristiques techniques
- Configurations d'accès et de ligne pour commutateur de paquets PCI Express Gén. de 3 à 12 accès/ 24 lignes
- Numéro de port en amont configurable jusqu’à 2
- Largeurs de voie en amont configurables de x1, x2, x4 ou x8
- Numéro de port en aval configurable jusqu’à 11
- Largeurs de voie en aval configurables de x1, x2, x4 ou x8
- Gestion de l'horloge de référence
- Tampon d’horloge PCIe Génération 3 intégré pour tous les ports en aval
- Prend en charge 3 structures d’horloge de référence (commun, SRN et SRIS)
- Gère l’isolation SSC jusqu’à 3 ports
- Fournit 2 modes d’application d’horloge (base et CDSR)
- Gestion de l'alimentation
- Prend en charge 7 états de puissance (P0/P0s/P1/P1.1/P1.2/P2/P1.2PG)
- Schéma de gestion de l’alimentation de démarrage, ports « vides » à chaud placés à l’état P2
- Schéma de gestion de l’alimentation continue, prend en charge le sous-état ASPM L1 (P1.1/P1.2)
- Couches PHY et MAC
- Paramètres initiaux PHY programmables en option via JTAG, EEPROM et SMBus/I2C
- Égaliseur linéaire à temps continu adaptatif et égaliseur de rétroaction de décision à 5 broches pour RX
- Égalisation TX 3 voies adaptative et programmable
- Inversion de polarité RX et inversion de voie
- Couche liaison de données
- Minuteur de latence ACK programmable pour répondre ACK en fonction de l’état du trafic
- Crédit de contrôle de flux configurable pour équilibrer l’utilisation de la bande passante et l’utilisation du tampon
- Couche de transaction
- Options de transfert de paquets, y compris le découpage, le stockage et le transfert
- Prend en charge une taille de charge utile maximale jusqu’à 512 octets
- Faible latence de transfert des paquets < 150 ns (boîtier="">
- Service de contrôle d'accès (ACS) pour le trafic poste-à-poste
- Paquet de traduction d’adresse (AT) pour application SR-IOV
- Prend en charge l’opération atomique
- Prend en charge le multidiffusion
- Fournit une visibilité des performances pour les types de paquets d’entrée/sortie et le nombre de paquets
- Application multi-hôtes
- Prend en charge jusqu’à 3 ports de point de terminaison inter-domaine (CDEP) pour les communications hôte-hôte
- Prend en charge le basculement à l’aide du port CDEP
- Fournit jusqu’à 8 canaux DMA physiques ou 16 virtuels, permettant des communications entre les hôtes et les EPs
- Commutateur bifurqué jusqu’à 2 commutateurs de paquets individuels pour permettre à 2 hôtes de fonctionner indépendamment
- Fiabilité, disponibilité et capacité de service
- Rapport d'erreur avancé amélioré
- Protection des données de bout en bout avec ECC
- Mécanisme de gestion des erreurs
- Prend en charge l’élimination à chaud surprise
- Prend en charge le confinement de ports en aval (DPC)
- Prend en charge le branchement à chaud pour le port en amont et en aval
- Fournit des types de branchement à chaud série et parallèle
- Prend en charge la gestion LED
- Capteur thermique signalant instantanément la température de fonctionnement
- Prise en charge des interfaces JTAG IEEE 1149.1 et 1149.6
- Outils de diagnostic avancés
- PHY EYE™
- MAC Viewer™ (inclus LA intégrée)
- PCIBuddy™
- Test de boucle de retour PRBS à la volée
- Test de modèle de conformité à la volée
- Interface de gestion de bande latérale
- I2C/SMBus/JTAG
- EEPROM SPI
- Conformité aux normes
- Caractéristique de base PCI Express, révision 3.1
- Version 3.0 des spécifications CEM PCI Express
- Caractéristiques techniques ACPI (Advanced Configuration Power interface)
- Bus de gestion de système (SM), version 2.0
- Alimentation et boîtier
- Rails d’alimentation 0,95 V et 1,8 V
- Consommation électrique de 5,33 W
- Sans plomb et conforme à la directive RoHS
- Composant vert sans halogène ni antimoine
- Format de boîtier BGA à puce retournée 324 broches
- Dimensions de 19 mm x 19 mm
- Plage de température de fonctionnement ambiante de -40 °C à +85 °C
Carte d'évaluation
Diodes Incorporated Carte d'évaluation PI7C9X3G0000GPEVB
Conçue pour évaluer les CI de commutateurs PCI Express GEN 3 de la série PI7C9X3G0000GP.
Publié le: 2022-11-29
| Mis à jour le: 2025-10-10