BittWare Cartes FPGA PCIe Agilex™ IA-840F
Les cartes FPGA Agilex™ PCIe IA-840F BittWare avec QSFP-DD et MCIO sont conçues pour offrir d’importantes améliorations de performance par watt pour les charges de travail de centres de données, de mise en réseau et d’informatique en périphérie de nouvelle génération. Les caractéristiques d’E/S comprennent l’architecture de mosaïque unique de carte Agilex avec double QSFP-DD (4× 100 G), PCIe Gen4 x16 et trois ports d’extension MCIO pour diverses applications. Les cartes FPGA Agilex PCIe IA-840F BittWare prennent en charge Intel oneAPI™, ce qui permet un flux de développement abstrait pour une réutilisation de code considérablement simplifiée sur plusieurs architectures.Caractéristiques
- Options de refroidissement thermique
- Passif
- Actif
- Liquide
- Boîte à outils du développeur HDL
- API
- Pilotes PCIe
- Conceptions d'exemples d’applications
- Auto-test diagnostique
- QSFP-DDs pour 4 100 G ou 16 x 1/25 g
- Contrôleur de gestion de carte (BMC) sophistiqué
- Prise en charge de l’environnement de programmation logicielle unifié Intel oneAPI
- FPGA Intel Agilex avec éléments logiques jusqu’à 2,6 M
- Plusieurs ports d’extension pour PCIe, stockage ou E/S réseau supplémentaires
Caractéristiques techniques
- FPGA
- Agilex Intel
- AGF027 dans un boîtier R2581A
- Vitesse du cœur de classe 2 : vitesse E/S classe 2
- Agilex Intel
- Mémoire flash embarquée 2 Go pour FPGA de démarrage
- Mémoire externe
- Ports 3 modules DIMM à 288 broches, chacun prenant en charge jusqu’aux modules SDRAM DDR4 128 GB (jusqu’à 384 GB au total)
- Prise en charge intégrée d’autres modules DIMM tels que QDR SRAM et Optane
- Interface hôte x16 Gén4 directement au FPGA, connectée à un IP dur PCIe
- Cages QSFP-DD
- 2 cages QSFP-DD sur le panneau avant connectées directement au FPGA via 16 émetteurs-récepteurs
- Horloge à faible gigue programmable par l’utilisateur prenant en charge 10/25/40/100GbE
- Chaque QSFP-DD peut être synchronisé indépendamment
- Correcteur de gigue pour horloge réseau récupérée
- MAC+FEC dur Multi-débit pour 10/25/100GbE
- Réf.
- 2 connecteurs de bord prenant en charge 8 bandes latérales 16 G plus GPIO ; prend en charge 4 complexes racinaires PCIe Gen4 x4, 2 points de terminaison Gen4 x8 ou 1 complexe racine Gen4 x16 ou point de terminaison
- 1 connecteur interne prenant en charge 8 bandes latérales 25 G plus GPIO
- Horloge de référence 1 PPS et 10 MHz, entrées du panneau avant
- Micro USB, accès USB à BMC, USB-JTAG, USB-UART
- Contrôleur de gestion de carte
- Surveillance de la tension, du courant et de la température
- Séquençage et réinitialisation de l'alimentation
- Mises à niveau sur le terrain
- Configuration et contrôle FPGA
- Configuration d'horloge
- Communication BMC-FPGA à faible bande passante avec liaison SPI
- USB 2.0
- Prise en charge PLDM
- Surtensions
- Refroidissement
- Standard : dissipateur thermique passif à double largeur
- Optionnel : dissipateur thermique actif à double largeur (avec ventilateur)
- Optionnel : refroidissement liquide à double largeur
- Électrique
- Alimentation embarquée dérivée du port PCIe 12 V et de deux connecteurs AUX
- La dissipation de puissance dépend de l’application
- Consommation électrique maximale standard à déterminer
- Plage de température de fonctionnement de +5 °C à +35 °C
- Qualité
- Fabriqué conformément à la norme ISO9001:2015 IPC-A-610- classe III
- Conforme à la directive RoHS
- Homologué CE, FCC et ICES
- Facteur de forme
- Carte PCIe à deux ports de hauteur standard
- 4,376 x 10,5 pouces (111 mm x 266,7 mm)
Compliances
• FCC (USA) 47CFR15.107 / 47CFR15.109
• CE (Europe) EN 55032:2015 / EN 55035:2017 / EN 61000-3-2:2019 + A1:2021 / EN 610003-3:2013 + A1:2019
• UKCA (United Kingdom) BS EN 55032:2015 / BS EN 55035:2017 / BS EN 61000-3-2:2019 + A1:2021 / BS EN 610003-3:2013 + A1:2019
• ICES (Canada) ICES-003 issue 7
• CE (Europe) EN IEC 62368-1:2018 / EN IEC 62368-1:2020 + A11:2020
• UKCA (United Kingdom) BS EN IEC 62368-1:2018 / BS EN IEC 62368-1:2020 + A11:2020
• CB scheme certificate No. DK-141340-UL
• RoHS compliant to the 2011/65/EU + 2015/863 directive
Schéma fonctionnel
Publié le: 2020-12-11
| Mis à jour le: 2025-10-15
