Retour à BittWare

BittWare Carte accélérateur FPGA 520N-MX

La carte accélérateur FPGA 520N-MX BittWare dispose du FPGA® Stratix 10 MX2100 Intel avec une mémoire HBM2 intégrée. La carte accélérateur FPGA 520N-MX offre un HBM2 avec 16 GB jusqu’à 512GB/s, permettant l’accélération des applications liées à la mémoire.

La carte BittWare 520N-MX 100 g QSFP28s est idéale pour le clustering et les connecteurs OCuLink permettent l'expansion. Ce composant prend en charge à la fois les flux d'outils à base de HDL traditionnel et d'abstraction supérieure C, C++ et OpenCL. Le 520N-MX dispose d'un contrôleur de gestion de carte (BMC) pour la surveillance et le contrôle avancés du système, qui rationalise l'intégration et la gestion de la plate-forme.

Caractéristiques

  • Intel Stratix 10 MX2100
  • 16 GB HBM2 jusqu’à 512GB/s
  • BSP OpenCL BittWare optimisé
  • Kit de développement logiciel (SDK) Intel FPGA OpenCL
    • Prise en charge OpenCL pour les clients orientés logiciel
    • Abstraction pour un développement plus rapide
    • Flux à bouton-poussoir pour les exécutables, le pilote et l'API de FPGA
    • Ajoute des cœurs IP HDL optimisés aux conceptions OpenCL en tant que bibliothèques
  • Langage de description du matériel (HDL)
    • Prise en charge VHDL/Verilog traditionnelle pour les clients axés sur le matériel
    • Code manuel pour des performances ultimes
    • Synthèse de haut niveau (HLS) disponible pour un développement rapide
    • Carte FPGA conçue pour prendre en charge les cœurs Intel IP standard pour Stratix 10

Caractéristiques techniques

  • FPGA
    • Intel Stratix 10 MX
      • MX2100 dans un boîtier F2597
      • DRAM de mémoire à large bande passante (HBM2) 16 goctets sur puce, 410 GO/s (vitesse de classe 2)
      • Vitesse du cœur de classe 2 - Vitesse E/S de classe 2
  • Flash embarqué
    • Mémoire Flash 2 Gbit pour FPGA de démarrage
  • Mémoire externe
    • 2 ports DIMM de 288 broches, équipés chacun de modules 16 Go par défaut, c'est-à-dire 32 Go au total sur carte (options jusqu'à 256 Go au total)
  • Interface hôte
    • interface x16 Gen3 directement vers FPGA, connectée à l'IP dur PCIe
  • Cages QSFP
    • 4 cages QSFP28 sur le panneau avant connectées directement au FPGA via 16 émetteurs-récepteurs
    • Horloge à faible gigue programmable par l'utilisateur prenant en charge 10/25/40/100GbE
    • Chaque QSFP28 peut être indépendamment synchronisé
    • Correcteur de gigue pour horloge réseau récupérée
    • 2 QSFP28s disposent d'un IP dur 100GbE MAC
  • OCuLink
    • 2 connecteurs de bord (A, B) à 12,5 G par voie (par défaut) ; chacun prend en charge d'un IP dur PCIe Gen 3 x8, GPIO et PCIe maître et horloge d'entrée en option
    • 2 connecteurs intérieurs (C, D) à 25 g par voie (facultatif); 1 IP dur MAC 100 GbE par OCuLink
  • Contrôleur de gestion de carte
    • Surveillance de la tension, du courant et de la température
    • Séquençage et réinitialisation de l'alimentation
    • Mises à niveau sur le terrain
    • Configuration et contrôle FPGA
    • Configuration d'horloge
    • Communication BMC-FPGA à faible bande passante avec liaison SPI
    • USB 2.0
    • Prise en charge PLDM
    • Surtensions
  • Refroidissement
    • Dissipateur thermique actif à double largeur (avec ventilateur) - standard
    • Dissipateur thermique passif à double largeur - en option
    • Refroidissement liquide à double largeur - en option
  • Caractéristiques électriques
    • Alimentation embarquée dérivée du port PCIe 12 V et de deux connecteurs AUX (un à 8 broches, une à 6 broches)
    • La dissipation de puissance dépend de l’application
    • Consommation électrique maximale standard 225 W
  • Environnemental
    • Température de fonctionnement : de +5 °C à +35 °C
  • Qualité
    • Fabriqué conformément à la norme ISO9001:2015 IPC-A-610- classe III
    • Conforme à la directive RoHS
    • Homologué CE, FCC et ICES
  • Facteur de forme
    • Carte PCIe à deux ports de hauteur standard
    • 4,376 x 10,5 pouces (111 mm x 266,7 mm)
  • Outils de développement
    • BIST de développement FPGA – Auto-Test intégré pour CentOS 7 fourni avec le code source (brochage, passerelles, pilote PCIe et application de test hôte)
    • Flux de conception pris en charge pour le développement d'applications – Intel FPGA OpenCL SDK, synthèse de haut niveau Intel (C/C++) et Quartus Prime Pro (HDL, Verilog, VHDL, etc.)

Contenu du kit

  • Carte FPGA 520N-MX
  • Câble USB (accès au panneau avant)
  • Auto-Test intégré (BIST)
  • Boîtier de prise en charge de carte OpenCL HPC (BSP)
  • 1 an d'accès au site du développeur en ligne
  • Garantie matérielle de 1 an

Vidéos

Schéma fonctionnel

Schéma de principe - BittWare Carte accélérateur FPGA 520N-MX

Ressources supplémentaires

Produits associés

BittWare FPGA Accelerator Cards

Produits d'accélération haute performance avec les technologies Achronix Intel et FPGA Xilinx.

Learn Moreà propos de BittWare FPGA Accelerator Cards View Productslié à BittWare FPGA Accelerator Cards
Publié le: 2020-06-11 | Mis à jour le: 2025-06-24