V62/24609-01XE

Texas Instruments
595-V62/24609-01XE
V62/24609-01XE

Fab. :

Description :
Bistables BD9 SPIN EP SN74LV2T 74PWREP

Modèle de ECAO:
Téléchargez gratuitement le chargeur de bibliothèque pour convertir ce fichier pour votre outil ECAD. En savoir plus sur le modèle ECAD.

En stock: 2.994

Stock:
2.994 Expédition possible immédiatement
Délai usine :
12 Semaines Délai de production estimé en usine pour des quantités supérieures à celles indiquées.
Minimum : 1   Multiples : 1
Prix unitaire:
-,-- €
Ext. Prix:
-,-- €
Tarif est.:

Prix (EUR)

Qté. Prix unitaire
Ext. Prix
2,25 € 2,25 €
1,67 € 16,70 €
1,52 € 38,00 €
1,37 € 137,00 €
1,29 € 322,50 €
1,25 € 625,00 €
1,20 € 1.200,00 €
1,17 € 3.510,00 €
1,14 € 6.840,00 €

Attribut de produit Valeur d'attribut Sélectionner l'attribut
Texas Instruments
Catégorie du produit: Bistables
RoHS:  
74LV
2 Circuit
Push-Pull
TSSOP-14
CMOS
- 8 mA
8 mA
1.8 V
5.5 V
SMD/SMT
- 55 C
+ 125 C
Marque: Texas Instruments
Fréquence de l'horloge max.: 66.2 MHz
Nombre de lignes d'entrée: 8 Input
Nombre de lignes de sortie: 4 Output
Type de produit: Flip Flops
Série: SN74LV2T74
Nombre de pièces de l'usine: 3000
Sous-catégorie: Logic ICs
Produits trouvés:
Pour consulter des produits similaires, sélectionnez au moins une case.
Sélectionnez au moins une case pour consulter des produits similaires dans cette catégorie.
Attributs sélectionnés: 0

Cette fonctionnalité nécessite l'activation de JavaScript.

TARIC:
8542319000
USHTS:
8542390090
MXHTS:
8542399999
ECCN:
EAR99

Double bascule de type D SN74LV2T74/SN74LV2T74-Q1

Les doubles bascules de type D SN74LV2T74/SN74LV2T74-Q1 de Texas Instruments contiennent deux bascules indépendantes de type D à déclenchement par fronts positifs. Un niveau bas à l'entrée préréglée (PRE) met la sortie à l'état haut. Un niveau bas à l'entrée d'effacement (CLR) réinitialise le niveau bas de sortie. Les fonctions de préréglage et d'effacement sont asynchrones et ne dépendent pas des niveaux des autres entrées. Lorsque PRE et CLR sont inactifs (hauts), les données au niveau de l'entrée de données (D) répondant aux exigences de temps de configuration sont transférées aux sorties (Q, Q) sur le front montant de l'impulsion d'horloge (CLK). Le déclenchement de l'horloge se produit à un niveau de tension et n'est pas directement lié au temps de montée du signal d'horloge d'entrée (CLK). Après l'intervalle de temps de maintien, les données à l'entrée (D) peuvent être modifiées sans affecter les niveaux aux sorties (Q, Q). Le niveau de sortie est référencé à la tension d'alimentation (VCC) et prend en charge les niveaux CMOS de 1,8 V, 2,5 V, 3,3 V et 5 V.