AS4C1G32MD4V-046BIN

Alliance Memory
913-AS4C1G32MD4046BI
AS4C1G32MD4V-046BIN

Fab. :

Description :
DRAM LPDDR4X, 32Gb, 1G X 32, 0.6v, 200ball TFBGA, 2133MHZ,industrial Temp

Cycle de vie:
Nouveau produit:
Nouveau chez ce fabricant.
Modèle de ECAO:
Téléchargez gratuitement le chargeur de bibliothèque pour convertir ce fichier pour votre outil ECAD. En savoir plus sur le modèle ECAD.

En stock: 257

Stock:
257 Expédition possible immédiatement
Délai usine :
52 Semaines Délai de production estimé en usine pour des quantités supérieures à celles indiquées.
Minimum : 1   Multiples : 1
Prix unitaire:
-,-- €
Ext. Prix:
-,-- €
Tarif est.:
Ce produit est expédié GRATUITEMENT

Prix (EUR)

Qté. Prix unitaire
Ext. Prix
212,70 € 212,70 €
193,30 € 1.933,00 €
187,71 € 4.692,75 €

Attribut de produit Valeur d'attribut Sélectionner l'attribut
Alliance Memory
Catégorie du produit: DRAM
RoHS:  
SDRAM - LPDDR4X
32 Gbit
32 bit
2.133 GHz
FBGA-200
1 G x 32
10 ns
1.7 V
1.95 V
- 40 C
+ 95 C
AS4C
Tray
Marque: Alliance Memory
Pays d’assemblage: Not Available
Pays de diffusion: Not Available
Pays d'origine: KR
Style de montage: SMD/SMT
Type de produit: DRAM
Nombre de pièces de l'usine: 120
Sous-catégorie: Memory & Data Storage
Produits trouvés:
Pour consulter des produits similaires, sélectionnez au moins une case.
Sélectionnez au moins une case pour consulter des produits similaires dans cette catégorie.
Attributs sélectionnés: 0

Cette fonctionnalité nécessite l'activation de JavaScript.

CAHTS:
8542320020
USHTS:
8542320036
MXHTS:
8542320299
ECCN:
EAR99

2GB/4GB/8GB/16GB/32GB LPDDR4 SDRAM

Alliance Memory 2GB/4GB/8GB/16GB/32GB LPDDR4 SDRAM is organized as 1 or 2 channels per device, and the individual channel is 8-banks and 16-bits. This product uses a double-data-rate architecture to achieve high-speed operation. The double data rate architecture is a 16n prefetch architecture with an interface. It's designed to transfer two data words per clock cycle at the I/O pins. These devices offer fully synchronous operations referenced to the rising and falling edges of the clock. The data paths are internally pipelined and 16n bits prefetched to achieve very high bandwidth.