AS4C128M32MD2A-18BINTR

Alliance Memory
913-4C12832MD2A18BIT
AS4C128M32MD2A-18BINTR

Fab. :

Description :
DRAM LPDDR2, 4G,128M X 32, 1.2V, 134 BALL BGA, 533 MHZ, Industrial TEMP - Tape & Reel

Modèle de ECAO:
Téléchargez gratuitement le chargeur de bibliothèque pour convertir ce fichier pour votre outil ECAD. En savoir plus sur le modèle ECAD.

Disponibilité

Stock:
Non stocké
Délai usine :
20 Semaines Délai de production estimé en usine.
Minimum : 2000   Multiples : 2000
Prix unitaire:
-,-- €
Ext. Prix:
-,-- €
Tarif est.:
Ce produit est expédié GRATUITEMENT

Prix (EUR)

Qté. Prix unitaire
Ext. Prix
Bobine complète(s) (commandez en multiples de 2000)
12,03 € 24.060,00 €

Attribut de produit Valeur d'attribut Sélectionner l'attribut
Alliance Memory
Catégorie du produit: DRAM
RoHS:  
SDRAM Mobile - LPDDR2
4 Gbit
32 bit
533 MHz
FBGA-134
128 M x 32
18 ns
1.14 V
1.95 V
- 40 C
+ 85 C
AS4C128M32MD2A-18
Reel
Marque: Alliance Memory
Pays d’assemblage: Not Available
Pays de diffusion: Not Available
Pays d'origine: TW
Sensibles à l’humidité: Yes
Style de montage: SMD/SMT
Type de produit: DRAM
Nombre de pièces de l'usine: 2000
Sous-catégorie: Memory & Data Storage
Courant d’alimentation maximal: 130 mA
Produits trouvés:
Pour consulter des produits similaires, sélectionnez au moins une case.
Sélectionnez au moins une case pour consulter des produits similaires dans cette catégorie.
Attributs sélectionnés: 0

CAHTS:
8542320020
USHTS:
8542320036
MXHTS:
8542320201
ECCN:
EAR99

Low-Power DDR2 SDRAM

Alliance Memory Low-Power DDR2 SDRAM are high-speed CMOS and dynamic-access memory internally configured as an 8-bank device. These DDR2 SDRAM feature 4-bit pre-fetch DDR architecture, programmable READ and WRITE latencies, auto Temperature Compensated Self Refresh (TCSR), and clock stop capability. The DDR2 SDRAM reduces the number of input pins in the system by using a double data rate architecture on the Command/Address (CA) bus. This CA bus transmits address, command, and bank information. These DDR2 SDRAM can achieve high-speed operation by using a double data rate architecture on the DQ (bidirectional/differential data bus) pins.