Analog Devices Inc. Double émetteur-récepteur RF bande étroite/large ADRV9002

L'émetteur-récepteur est constitué de chemins de signal de conversion directe avec un facteur de bruit et une linéarité de pointe. Chaque sous-système de récepteur et émetteur complet comprend une correction de décalage CC, une correction d'erreur de quadrature (QEC) et des filtres numériques programmables, qui éliminent ainsi le besoin de ces fonctions dans la bande de base numérique. Plusieurs fonctions auxiliaires telles que les convertisseurs analogique-numérique (CAN) auxiliaires, les convertisseurs numérique-analogique (CNA) auxiliaires et les entrées/sorties universelles (GPIO) sont intégrées pour fournir une capacité de surveillance et de contrôle supplémentaire. L'émetteur-récepteur est également constitué de modes veille et surveillance à faible consommation pour économiser l'énergie et prolonger la durée de vie de la batterie des appareils portables tout en surveillant la communication.

Les boucles à verrouillage de phase (PLL) entièrement intégrées fournissent une synthèse haute performance, à faible puissance et de fréquence sous-fractionnée pour les sections d'émetteur, de récepteur et d'horloge. Des techniques de conception et d'agencement minutieuses fournissent l'isolation requise dans les applications radio personnelles à hautes performances. Optimisé pour les signaux à bande étroite et large, le DPD (digital pré-distorsion) à faible puissance entièrement intégré permet la linéarisation des amplificateurs de puissance à haut rendement. Tous les composants d'oscillateur à tension contrôlée (VCO) et de filtre à boucle sont intégrés pour minimiser le nombre de composants externes. Les oscillateurs locaux (LOs) disposent d'options de configuration flexibles et comprennent des modes de verrouillage rapide.

Le cœur ADRV9002 d'Analog Devices peut être alimenté directement à partir de régulateurs 1,0 V, 1,3 V et 1,8 V et est contrôlé via un port série à 4 fils standard. D'autres sources de tension sont utilisées pour fournir des niveaux d'interface numérique appropriés et pour optimiser les performances du récepteur, de l'émetteur et du convertisseur auxiliaire. Les interfaces à haut débit et faible débit de données sont prises en charge à l'aide d'interfaces série synchrones (SSI) de semi-conducteurs complémentaires à oxyde métallique (CMOS) configurables ou de signalisation différentielle basse tension (LVDS). L'ADRV9002 est conditionné dans une matrice de grille à puce de 12 mm × 12 mm et 196 billes (CSP_BGA).