Il semble que vous ayez désactivé JavaScript dans votre navigateur. Certaines fonctions sur cette page ne fonctionneront pas à moins que vous vous connectiez.

Vous voyez une erreur ?

LS1022ASN7EKB

Name: NXP LS1022ASN7EKB
Brand: NXP Semiconductors
SKU: 841-LS1022ASN7EKB
Price: 31.24 EUR
Availability: OutOfStock

Les images sont fournies à titre indicatif
Voir les caractéristiques du produit

N° Mouser :

841-LS1022ASN7EKB

N° de fab. :

LS1022ASN7EKB

Fab. :

NXP Semiconductors

Description :

Microprocesseurs - MPU Layerscape 32-bit Arm Cortex-A7, Dual-core, 600MHz, 0 to 105C, Security disabled

Fiche technique:

LS1022ASN7EKB Fiche technique (PDF)

Modèle de ECAO:

Téléchargez gratuitement le chargeur de bibliothèque pour convertir ce fichier pour votre outil ECAD. En savoir plus sur le modèle ECAD.

Plus d'informations

En savoir plus à propos de NXP Semiconductors LS1022ASN7EKB

Notification d'expédition :

Il se peut que des documents supplémentaires soient nécessaires pour une exportation depuis les États-Unis.

Disponibilité

Stock:: Non stocké

Une erreur inattendue est survenue. Veuillez réessayer ultérieurement.
Délai usine :: 26 Semaines Délai de production estimé en usine.

Long délai signalé sur ce produit.

Entrez la quantité:

Minimum : 84 Multiples : 84

Prix unitaire:

-,-- €

Ext. Prix:

-,-- €

Tarif est.:

Ce produit est expédié GRATUITEMENT

Prix (EUR)

Qté.	Prix unitaire	Ext. Prix
	31,24 €	2.624,16 €

.hidden-for-nojs { display: none; } .pull-right-nojs { justify-content: flex-end; }

Attribut de produit	Valeur d'attribut	Sélectionner l'attribut
Fabricant:	NXP
Catégorie du produit:	Microprocesseurs - MPU
Restrictions en matière d'expédition :	Il se peut que des documents supplémentaires soient nécessaires pour une exportation depuis les États-Unis.
RoHS:
Coeur:	ARM Cortex A7
Nombre de cœurs:	2 Core
Largeur du bus de données:	32 bit
Fréquence de l'horloge max.:	600 MHz
Package/Boîte:	FCPBGA-525
Mémoire cache de niveau 1 pour instructions:	32 kB
Mémoire cache de niveau 1 pour données:	32 kB
Tension d'alimentation de fonctionnement:	1 V
Série:	LS1022A
Style de montage:	SMD/SMT
Température de fonctionnement min.:	0 C
Température de fonctionnement max.:	+ 105 C
Conditionnement:	Tray
Marque:	NXP Semiconductors
Taille de la RAM de données:	128 kB
Type d'instructions:	Floating Point
Type d'interface:	CAN, Ethernet, QSPI, SPI, UART, USB
L2 Mémoire cache des données/instructions:	512 kB
Type de mémoire:	DDR3L SDRAM
Sensibles à l’humidité:	Yes
Nombre d'E/S:	109 I/O
Gamme de processeur:	QorIQ LS1022A
Type de produit:	Microprocessors - MPU
Nombre de pièces de l'usine:	84
Sous-catégorie:	Microprocessors - MPU
Nom commercial:	QorIQ
Horloges de surveillance (type watchdog):	No Watchdog Timer
Raccourcis pour l'article N°:	935318575557
Poids de l''unité:	1 g

Produits trouvés:

Pour consulter des produits similaires, sélectionnez au moins une case.

Sélectionnez au moins une case pour consulter des produits similaires dans cette catégorie.

Attributs sélectionnés: 0

Filtrer les documents:

Fiche technique

LS1022ASN7EKB Fiche technique (PDF)

TARIC:: 8542319000
CNHTS:: 8542319091
CAHTS:: 8542310000
USHTS:: 8542310045
KRHTS:: 8542311000
MXHTS:: 8542310302
ECCN:: 3A991.a.1

Layerscape Architecture

NXP Layerscape Architecture is the underlying system architecture of the QorIQ® LS series processors. The architecture enables next-generation networks with up to 100Gb/s performance and enhanced packet processing capabilities. Design effort is simplified with a standard, open programming model and a software-aware architecture framework. This design enables customers to fully exploit the underlying hardware for maximum optimization, with the capability to easily adapt to network changes for real-time soft control over the network. A uniform hardware and software model provides the compatibility and scalability required for designing end-to-end networking equipment from home-to carrier-class products. The core-agnostic architecture incorporates the optimum core for the given application: Arm® cores or Power Architecture® cores.