IM1G16D2DDBG-25

Intelligent Memory
822-IM1G16D2DDBG-25
IM1G16D2DDBG-25

Fab. :

Description :
DRAM DDR2 1Gb, 1.8V, 64Mx16, 400MHz (800Mbps), 0C to +95C, FBGA-84

Modèle de ECAO:
Téléchargez gratuitement le chargeur de bibliothèque pour convertir ce fichier pour votre outil ECAD. En savoir plus sur le modèle ECAD.

Disponibilité

Stock:
Non stocké
Délai usine :
8 Semaines Délai de production estimé en usine.
Minimum : 1   Multiples : 1
Prix unitaire:
-,-- €
Ext. Prix:
-,-- €
Tarif est.:

Prix (EUR)

Qté. Prix unitaire
Ext. Prix
3,32 € 3,32 €
3,10 € 31,00 €
3,01 € 75,25 €
2,94 € 147,00 €
2,80 € 280,00 €
2,72 € 568,48 €
2,67 € 1.116,06 €
2,63 € 2.748,35 €

Attribut de produit Valeur d'attribut Sélectionner l'attribut
Intelligent Memory
Catégorie du produit: DRAM
RoHS:  
SDRAM - DDR2
1 Gbit
16 bit
400 MHz
FBGA-84
64 M x 16
400 ps
1.7 V
1.9 V
0 C
+ 95 C
IM1G16D2
Tray
Marque: Intelligent Memory
Pays d’assemblage: Not Available
Pays de diffusion: Not Available
Pays d'origine: TW
Sensibles à l’humidité: Yes
Style de montage: SMD/SMT
Type de produit: DRAM
Nombre de pièces de l'usine: 209
Sous-catégorie: Memory & Data Storage
Courant d’alimentation maximal: 75 mA
Poids de l''unité: 192 mg
Produits trouvés:
Pour consulter des produits similaires, sélectionnez au moins une case.
Sélectionnez au moins une case pour consulter des produits similaires dans cette catégorie.
Attributs sélectionnés: 0

CNHTS:
8542329010
CAHTS:
8542320020
USHTS:
8542320032
MXHTS:
8542320299
ECCN:
EAR99

Dynamic Random Access Memory (DRAM)

Intelligent Memory Dynamic Random Access Memory (DRAM) includes a full range of JEDEC-compliant DRAMs and ECC DRAMs (SDRAM, DDR, DDR2, DDR3, DDR4, LPDDR4). From an application's point of view, these components work like a monolithic device. The DRAM devices allow for maximum levels of memory density without altering existing board layouts or designs.

Double Data Rate 2 (DDR2) SDRAM

Intelligent Memory Double Data Rate (DDR2) Synchronous DRAM (SDRAM) are eight-bank devices that achieve high-speed data transfer rates. Interleaving the eight memory banks allows random access operations faster than standard DRAMs. A chip architecture prefetches multiple bits and then synchronizes the output data to a system clock. All control, address, and circuits are synchronized with the positive edge of an externally supplied clock. In a source-synchronous manner, I/Os are synchronized with a pair of bidirectional strobes. A sequential, gapless data rate is possible depending on the device's burst length, CAS latency, and speed grade.